R5F100GEAFB#10
ciri-ciri
Teknologi penggunaan kuasa ultra rendah
VDD = voltan bekalan kuasa tunggal 1.6 hingga 5.5 V
Mod BERHENTI
Mod BERHENTI
Mod TUNDA
Teras CPU RL78
Seni bina CISC dengan saluran paip 3 peringkat
Masa pelaksanaan arahan minimum: Boleh diubah
dari kelajuan tinggi (0.03125 μs: @ operasi 32 MHz
dengan pengayun pada cip berkelajuan tinggi) kepada kelajuan ultra-rendah
(30.5 μs: @ 32.768 kHz operasi dengan subsistem
jam)
Ruang alamat: 1 MB
Daftar tujuan umum: (daftar 8-bit × 8) × 4
bank
RAM pada cip: 2 hingga 32 KB
Memori kilat kod
Memori kilat kod: 16 hingga 512 KB
Saiz blok: 1 KB
Larangan memadam blok dan menulis semula (keselamatan
fungsi)
Fungsi nyahpepijat pada cip
Pengaturcaraan sendiri (dengan fungsi swap boot/perisai denyar
fungsi tingkap)
Memori Denyar Data
Memori kilat data: 4 KB hingga 8 KB
Operasi tanah belakang (BGO): Arahan boleh
dilaksanakan daripada memori program semasa menulis semula
memori kilat data.
Bilangan penulisan semula: 1,000,000 kali (TYP.)
Voltan penulisan semula: VDD = 1.8 hingga 5.5 V
Pengayun pada cip berkelajuan tinggi
Pilih daripada 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz dan 1 MHz
Ketepatan tinggi: +/- 1.0 % (VDD = 1.8 hingga 5.5 V, TA = -20
hingga +85°C)
Suhu persekitaran operasi
TA = -40 hingga +85°C (A: Aplikasi pengguna, D:
aplikasi industri)
TA = -40 hingga +105°C (G: Aplikasi industri)
Pengurusan kuasa dan fungsi set semula
Litar pada-cip kuasa-pada-set semula (POR).
Pengesan voltan pada cip (LVD) (Pilih gangguan dan
set semula daripada 14 tahap)
Pengawal DMA (Direct Memory Access) · 2/4 saluran · Bilangan jam semasa pemindahan antara 8/16-bit SFR dan RAM dalaman: 2 jam Pengganda dan pembahagi/pengumpul berganda · 16 bit × 16 bit = 32 bit (Tidak ditandatangani atau ditandatangani) · 32 bit ÷ 32 bit = 32 bit (Tidak ditandatangani) · 16 bit × 16 bit + 32 bit = 32 bit (Tidak ditandatangani atau ditandatangani) Antara muka bersiri · CSI: 2 hingga 8 saluran · UART/UART (LIN-bas disokong) : 2 hingga 4 saluran · Komunikasi I2C/I2C Ringkas: 3 hingga 10 saluran Pemasa · Pemasa 16-bit: 8 hingga 16 saluran · Pemasa selang 12-bit: 1 saluran · Jam masa nyata: 1 saluran (kalendar selama 99 tahun, fungsi penggera, dan fungsi pembetulan jam) · Pemasa anjing pemerhati: 1 saluran (boleh dikendalikan dengan pengayun pada cip berkelajuan rendah khusus) penukar A/D · Penukar A/D resolusi 8/10-bit (VDD = 1.6 hingga 5.5 V) Input analog: 6 hingga 26 saluran · Voltan rujukan dalaman (1.45 V) dan sensor suhu Nota 1 Port I/O ·Port I/O: 16 hingga 120 (I/O longkang terbuka N-ch [tahan voltan 6 V]: 0 hingga 4, N-ch open longkang I/O [VDD tahan voltan Nota 2/EVDD tahan voltan Nota 3]: 5 hingga 25) · Boleh ditetapkan kepada N-ch open drain, TTL input buffer dan on-chip pull-up perintang · Antara muka berpotensi berbeza : Boleh menyambung ke peranti 1.8/2.5/3 V · Fungsi gangguan kekunci pada cip · Output jam pada cip/pengawal output buzzer Lain-lain · Litar pembetulan BCD (perpuluhan berkod binari) pada cip Nota 1. Boleh dipilih sahaja dalam mod HS (utama berkelajuan tinggi) 2. Produk dengan 20 hingga 52 pin 3. Produk dengan 64 hingga 128 pin
